|
 |
Applicazioni Software |
PROGETTO n° 02 - 5/10
[63 di 166] |
 | Vediamo dunque le istruzioni che gestiscono effettivamente
il progetto, da inserire al posto dei puntini della figura precedente. |
| |
|
Commuta il selettore sugli
Switch "bassi" |
| La prima cosa da fare è
abilitare solo il gruppo di
4
buffer 3-state
74LS241 attualmente
corrispondenti agli switch sw
3÷sw 0 (rispettivamente attaccati ai
pin 11, 13, 15 e 17, ingressi di tipo 2A del
'241)
al fine di collegarli ai pin
11, 10, 12 e
13 del
connettore della parallela,
e poterli poi
leggere sui corrispondenti bit 7, 6, 5,e 4
del
Registro d'ingresso
0379H/0279H;
per questo gli ingressi di abilitazione G1 e G2 (pin 1e pin 19 del
buffer
'241) devono essere forzati entrambi a 1, così
da rendere attivo solo G2: |
|
Di
fatto, per le finalità del progetto, è sufficiente che il
bit0
sia a forzato 0
dentro il registro
della
Registro d'uscita
037AH/027AH: poichè prima di arrivare sul
pin 1
della porta parallela il suo valore logico è
invertito internamente dall'hardware,
i piedini di abilitazione del buffer 3-state ricevono effettivamente l'1
necessario per consentire la lettura dei 4
switch meno significativi. |
|
Poichè nel progetto viene coinvolto
solo il
bit0
la scelta di forzare a zero anche tutti gli altri non si ritiene
sconveniente e non crea disagio. |
|
Da notare la necessità di attivare un
piccolo ritardo
per assicurare l'assestamento elettronico del commutatore interno del
del buffer 3-state. |
| |
|
Lettura dei 4 Switch
meno significativi |
|
Dopo il breve ritardo
imposto poco fa, i dati da leggere
sono stabili sui 4
pin
11, 10, 12 e
13
del
connettore della parallela e possono essere letti sul
Registro d'ingresso
0379H/0279H. |
|
Lo schema mette in
evidenza che, dopo la lettura, lo stato dei 4 switch meno
significativi è disponibile nei 4 bit più significativi;
inoltre il valore logico proposto sul
pin 11
della porta parallela viene
invertito internamente dall'hardware,
prima di essere letto sul
bit7. |
|
Per questo,
dopo la fase di lettura, il programma deve provvedere ai relativi
aggiustamenti: |
|
L'operazione di
XOR
di AL con 80H
rovescia il valore logico del solo bit7,
lasciando inalterati gli altri; in questo modo si pone rimedio alla
inversione prodotta internamente da hardware. |
|
La sequenza delle 4
SHR
sposta in basso i
4 bit alti, immettendo al loro posto degli
0: il dato in
AL è
dunque, alla fine, del tipo 0000xxxx, con xxxx pari al valore logico
effettivo dei 4 switch
meno significativi. |
|
La prima fase d'acquisizione è dunque
terminata: l'informazione così ottenuta viene salvata nel registro
BL. |
©
2001-2006 - Studio Tecnico
ing. Giorgio OBER
Tutti i diritti sono riservati
|
